Silicon晶振EFR32FG22系列2專有無線2.4Ghz SoC EFR32FG22(FG22)專有無線2.4Ghz SoC解決方案是無線Gecko系列2平臺的一部分。FG22SoC將38.4MHz Arm®Cortex®-M33內核與TrustZone以及接收靈敏度達-102.3dBm的高性能無線電集成在一起。這款SoC將超低傳輸和接收功率（+6dBm下為8.2mATX，3.6mARX）、1.2µA深入睡眠模式功率以及諸如RFSense之類創新低功耗功能組合在一起，提供業界領先的能源效率，可延長電池有限或能量收集選項的產品（如電子貨架標簽和工業無線傳感器節點使用的產品）的運行壽命。

    本應用說明旨在幫助用戶利用能夠實現優良RF性能的設計實踐，設計EFR32系列2無線Gecko產品組合的PCB。2.4GHz EFR32系列2無線MCU的匹配原則載于應用說明AN930.2：EFR32系列22.4GHz匹配指南中，而1GHz以下EFR32系列2設備的匹配過程在AN923.2：EFR32系列21GHz以下匹配指南中予以討論。以下應用說明詳細介紹了與MCU相關的主題：AN0918.2：系列1至無線Gecko系列2兼容性和遷移指南、AN0948.2：EFR32系列2電源配置和DC-DC，以及AN0955：CRYPTO。SiliconLabsMCU和無線入門套件以及SimplicityStudio提供強大的開發和調試環境。為利用自定義硬件的功能和特性，SiliconLabs推薦在自定義硬件設計中包含調試和編程接口連接器。有關包含這些連接器接口的詳細信息和優點在AN958：自定義設計的調試和編程接口中有詳細闡述。EFR32系列2的電源配置載于AN0002.2：EFR32無線Gecko系列2硬件設計注意事項。RF性能很大程度上依賴于PCB布局以及匹配網絡的設計。為實現最佳性能，SiliconLabs建議使用下列部分所述的PCB布局設計指南。

    使用EFR32系列2無線MCU的設計建議已使用SiliconLabs提供的參考設計完成廣泛測試。建議設計者按原樣使用參考設計，因為其能夠盡可能減小寄生現象導致或不良元件布置和PCB排線產生的失諧作用。EFR32參考設計文件位于SimplicityStudio的“套件文檔”選項卡下。設計的緊湊型RF部分（不包括50Ω單端天線）以藍框圈出，強烈建議使用圈出的RF布局，以避免出現任何可能的失諧作用。下圖顯示了設計中圈出的緊湊型RF部分。

    EFR32xG21無線MCU的匹配網絡類型本節將提供建議與EFR32xG21搭配使用的匹配網絡。務必強調的一點是，調節后的匹配組件值很大程度上依賴于布局圖，因此建議遵循3.2.2EFR32xG21匹配網絡的其他布局設計指南中記錄的布局指導原則。EFR32xG21無線MCU可提供最大+20dBm的功率。所有EFR32xG21參考設計均使用L系列并聯C梯級匹配網絡。對于低功耗應用(≤10dBm)，3元素C-L-C網絡已足夠，而高功耗解決方案(>10dBm)則需要5元素匹配。對于0dBm輸出功率，建議的匹配網絡顯示在Figure2.4適用于0dBm輸出功率的EFR32xG21的建議匹配網絡onpage5。

    當然，EFR32設備的TX輸出功率增加的同時，諧波信號絕對大小也會相應地提高。由于大部分監管標準（例如FCC、ETSI、ARIB等）要求諧波信號衰減至一定絕對功率級別以下（以瓦特或dBm為單位），所需的低通濾波量通常大于使用較高輸出功率的EFR32的RF無線電板。EFR32xG21的所有無線電板均包含一個50ΩIFA（反向F天線），其連接至匹配網絡的50Ω輸出，能夠測量輻射性能。可在這些無線電板上通過U.FL連接器進行可選傳導測量。天線旁有一個額外的元件(L3)，其基本上不屬于匹配網絡。對于自定義設計，建議保留該系列元素的選項以進行額外的諧波抑制，其默認值應為0?。這些無線電板上的IFAPCB天線優化為50?阻抗，無任何外部離散天線匹配網絡。為了實現最大靈活性，建議在自定義設計時保留L3與天線之間的3元素PI結構天線匹配網絡選項。Note:若使用兩個RF引腳（RF2G4_IO1和RF2G4_IO2），匹配可能會相互耦合和失諧，因此理想匹配是僅填充一個引腳。

    EFR32系列2無線MCU的總體布局設計指南設計RF相關布局以實現優良RF性能的一般指南如下：
•對于自定義設計，請盡可能使用與參考設計相同數量的PCB層。與參考PCB層數出現偏差會導致不同的PCB寄生電容，無法實現匹配網絡的最佳形態。如果需要層數與參考設計不同的設計，請確保頂層和內部第一層之間的距離與參考設計相似，因為這個距離決定了接地的寄生電容值。否則可能會出現匹配網絡失調，可能需要微調元件值。

•避免接地平面敷金屬分離。建議盡可能多地在PCB上創建均一的接地平面，并使其不被布線分離。而且，匹配網絡與EFR32IC裸焊盤接地之間的接地路徑應清晰，并在至少一個PCB層上暢通無阻。接地平面分離的唯一例外是EFR32匹配網絡和HFXO區域，在這些位置，接地引腳不應連接至頂層接地。有關這些例外情況的更多信息，請參閱3.2EFR32系列2無線MCU的布局。

•請使用盡可能多的接地孔（尤其是在GND引腳附近），以盡可能降低不同層的接地灌流和GND引腳之間的串聯寄生電感。
•請沿PCB邊緣和內部GND金屬灌流邊緣使用一系列GND針腳孔。孔之間的最大距離應小于第10次諧波的Lambda/10（參考無線電板上孔之間的距離一般為40–50mil）。該距離能夠在這些邊緣的彌散場造成的高諧波下降低PCB輻射。
•對于兩層以上的設計，建議在內層放置盡可能多的走線（甚至是數字走線），確保頂層和底層有大規模的連續GND灌流。

•避免使用長和/或薄的傳輸線連接與RF相關的元件。否則由于分布式寄生電感，可能發生某些失諧作用。此外，請盡可能縮短互連線，降低接地的并聯寄生電容。但是，相鄰分立元件的偶聯可能會增加。
•在不同寬度（即不同阻抗）的傳輸線之間使用遞變線路，以減少內部反射。
•避免使用回路和長線，以消除共振。它們還可用作不良輻射體，尤其是在諧波上。
•請使用一些旁路電容確保優良的VDD濾波（尤其是工作頻率范圍）。電容的串聯自諧應靠近濾波頻率。過濾最高頻率的旁路電容應最接近EFR32的VDD引腳。除基礎頻率外，應過濾晶體/時鐘頻率及其諧波（最高3次），以避免向上變頻激勵。

•使用多個孔將晶體殼接地，避免未接地部件的輻射。請勿斷開和懸空任何可能是不良輻射體的金屬。請避免引導電源走線靠近晶體或在晶體下方，或者與晶體信號或時鐘走線并聯。
•確保RF相關部件（尤其是天線）遠離直流轉換器輸出和相關的直流元件。
•請避免GPIO線路靠近RF線、天線或晶體或在其下方，或者與晶體信號并聯。請使用GPIO線上盡可能最低的偏差率，降低對RF或晶體信號的串擾。

•請使用盡可能短的VDD走線。VDD走線可以是隱藏的不良輻射體，以便盡可能簡化VDD布線，并使用帶有很多針腳孔的大規模連續GND灌流。要簡化VDD布線，請盡量避免VDD走線的星形拓撲（即避免連接一個通用點中的所有VDD走線）。
•在天線附近使用絲網會對天線的絕緣環境造成輕微的影響。盡管這一影響通常可以忽略，但是請盡量避免在天線或天線灌流遮擋區使用絲網。

    EFR32xG21匹配網絡的其他布局設計指南
•強烈建議在C1電容與EFR32xG21IC的對應TX/RX引腳（RF2G4_IO1或RF2G4_IO2）之間保持大約1mm的距離（在BRD4180A無線電板上，C1電容與TX/RX引腳之間的實際距離為0.95mm）。此短線的額外寄生電感是匹配網絡的一部分，如果未保持精確，可能會提高諧波水平。

•相鄰匹配網絡元件應盡可能彼此靠近，以盡可能降低任何接地的PCB寄生電容以及元件之間的串聯寄生電感。
•在大多數情況下，將匹配網絡中的連續諧波濾波電容旋轉到傳輸線的相對側，可以取得較好的諧波性能。然而，EFR32xG21芯片的驗證結果表明，對匹配網絡元件應用這種定位會提高諧波水平。因此，對于EFR32xG21設備，建議將匹配網絡中鄰近的并聯電容連接至傳輸線的相同側。

•應使用接地導通孔將匹配網絡中的并聯電容直接連接至PCB第2層接地平面。為獲得最佳諧波性能，應避免將接地引腳連接至頂層的公共接地金屬上。
•應加厚電容GND引腳附近的走線，以改善散熱帶的接地效應。這能夠盡可能降低接地灌流和GND引腳之間的串聯寄生電感。

•EFR32xG21芯片有2個等效的單端TX輸出/RX輸入。若只將其中一個輸出/輸入與10dBm或20dBmPA匹配網絡搭配使用，應將另一個直接連接至裸焊盤接地。請勿將未使用的TX/RX引腳連接至PCB的公共頂層接地，因為這可能會提高諧波水平。
•若要獲得更好的諧波性能，另建議將引腳11(RFVSS)直接連接至裸焊盤接地，而不是連接至公共頂層接地。
•在匹配網絡區域，請至少在布線/盤與相鄰GND灌流之間相隔0.3mm。該方法能夠盡可能降低寄生電容并減輕失諧作用。